PlaceReasoner-Beta：推理驱动的宏单元布局与基准

论文提出闭环推理式宏单元布局框架及开源基准。

资讯摘要

论文提出 PlaceReasoner-Beta，将 VLSI 宏单元布局重构为闭环推理问题：由视觉语言模型规划器依据布局图、宏规格与连接结构生成候选，几何验证器保证物理合法性与专家原则，物理验证器用早期实现反馈精修，后布线优化器再以最终 PPA 改进。作者同时发布全开源端到端基准 PlaceReasoner-Bench，含 8 个设计、两种长宽比共 16 个任务，以布线后 PPA 与 DRC 评估。

要点速读

1. 框架由 VLM 规划器、几何验证器、物理验证器和后布线优化器组成，形成闭环推理流程。
2. PlaceReasoner-Bench 基于开源 RTL、EDA 工具与工艺库构建，固定平面图与 I/O，仅宏位置和朝向可变。
3. 作者报告：在所有方形任务中，DRC 干净方法里时序最佳，后布线 TNS 相对经典基线在 1:1 下降低 61.2%、2:1 下降低 53.0%，多数设计布线线长也缩短。

中文摘要由 AI 根据公开来源生成，可能存在理解偏差；具体能力、数字、开放时间等信息请以原文为准。
采集于 2026/10/27 08:00:28（北京时间）。 arXiv 日期为本次公告时间，论文初次投稿日期请查看原文版本记录。